GS8160Z36DGT-200 SRAM 2.5 या 3.3V 512K x 36 18M एकीकृत सर्किट
श्रेणी:
एकीकृत सर्किट आईसीएस
कीमत:
Email us for details
भुगतान विधि:
पेपैल, टीटी, वेस्टर्न यूनियन
विनिर्देश
तारीख संकेत:
नवीनतम कोड
शिपिंग द्वारा:
डीएचएल/यूपीएस/फेडेक्स
स्थिति:
नया*मूल
वारंटी:
365 दिन
सीसा रहित:
रोस अनुपालन
समय सीमा:
तुरंत शिपमेंट
पैकेज:
TQFP -100
घुड़सवार शैली:
एसएमडी/एसएमटी
परिचय
GS8160Z36DGT-200 SRAM 2.5 या 3.3V 512K x 36 18M एकीकृत सर्किट
| जीएसआई प्रौद्योगिकी | |
| उत्पाद श्रेणीः | SRAM |
| RoHS: | विवरण |
| 18 एमबीटी | |
| 512 k x 36 | |
| 6.5 ns | |
| 200 मेगाहर्ट्ज | |
| समानांतर | |
| 3.6 वी | |
| 2.3 वी | |
| 210 mA | |
| 0 C | |
| + 85 C | |
| एसएमडी/एसएमटी | |
| TQFP-100 | |
| ट्रे | |
| ब्रांडः | जीएसआई प्रौद्योगिकी |
| मेमोरी प्रकारः | एसडीआर |
| नमी के प्रति संवेदनशीलः | हाँ |
| उत्पाद का प्रकार: | SRAM |
| श्रृंखला: | GS8160Z36DGT |
| उपश्रेणीः | मेमोरी और डाटा स्टोरेज |
| प्रकारः | एनबीटी पाइपलाइन/प्रवाह |
| इकाई भारः | 0.578352 औंस |
विवरण
GS8160Z36DGT एक 18Mbit सिंक्रोनस स्टेटिक SRAM है। जीएसआई के NBT SRAMs, जैसे ZBT, NtRAM, NoBL
या अन्य पाइपलाइन रीड/डबल लेट लिखे या रीड/सिंगल लेट लिखे SRAMs के माध्यम से प्रवाह, का उपयोग करने की अनुमति
डिवाइस स्विच होने पर डिसेलेक्ट चक्र डालने की आवश्यकता को समाप्त करके सभी उपलब्ध बस बैंडविड्थ
पढ़ने के लिए लिखने के चक्र से. क्योंकि यह एक सिंक्रोनस डिवाइस, पता, डेटा इनपुट, और पढ़ने / लिखने नियंत्रण है
इनपुट घड़ी के बढ़ते किनारे पर इनपुट इनपुट कैप्चर किए जाते हैं।
उचित संचालन के लिए रेल। असिंक्रोनस इनपुट में स्लीप मोड सक्षम (ZZ) और आउटपुट सक्षम शामिल हैं।
आउटपुट सक्षम आउटपुट ड्राइवरों के सिंक्रोनस नियंत्रण को ओवरराइड करने और रैम के
आउटपुट ड्राइवरों को किसी भी समय बंद कर दिया। लेखन चक्र आंतरिक रूप से स्व-समयबद्ध होते हैं और बढ़ते किनारे से शुरू होते हैं
घड़ी इनपुट. यह सुविधा जटिल बंद चिप लिखना नाड़ी पीढ़ी असिंक्रोनस द्वारा आवश्यक समाप्त करता है
एसआरएएम और इनपुट सिग्नल टाइमिंग को सरल बनाता है।
पाइपलाइन या प्रवाह के माध्यम से मोड में। एक पाइपलाइन सिंक्रोनस डिवाइस के रूप में काम कर रहा है, जिसका अर्थ है कि इसके अलावा
बढ़ते किनारे से ट्रिगर किए गए रजिस्टरों के लिए जो इनपुट सिग्नल कैप्चर करते हैं, डिवाइस में बढ़ते किनारे से ट्रिगर किए गए
आउटपुट रजिस्टर. पढ़ने के चक्र के लिए, पाइपलाइन SRAM आउटपुट डेटा अस्थायी रूप से किनारे से ट्रिगर द्वारा संग्रहीत किया जाता है
एक्सेस चक्र के दौरान आउटपुट रजिस्टर और फिर घड़ी के अगले बढ़ते किनारे पर आउटपुट ड्राइवरों के लिए जारी किया।
विशेषताएं
- एनबीटी (नो बस टर्न अराउंड) कार्यक्षमता शून्य प्रतीक्षा पढ़ें-लिखें-पढ़ें बस उपयोग की अनुमति देती है; पूरी तरह से
- दोनों पाइपलाइन और NtRAMTM, NoBLTM और ZBTTM SRAMs के माध्यम से प्रवाह के साथ पिन संगत
- 2.5 V या 3.3 V +10%/~10% कोर पावर सप्लाई
- 2.5 V या 3.3 V I/O आपूर्ति
- उपयोगकर्ता द्वारा विन्यस्त पाइपलाइन और प्रवाह के माध्यम से मोड
- रैखिक या इंटरलेव फट मोड के लिए एलबीओ पिन
- 2Mb, 4Mb, 8Mb, 36Mb, 72Mb और 144Mb उपकरणों के साथ संगत पिन
- बाइट लिखना ऑपरेशन (9-बिट बाइट्स)
- 3 चिप आसान गहराई विस्तार के लिए संकेत सक्षम
- स्वचालित पावर-डाउन के लिए ZZ पिन
- RoHS के अनुरूप 100 लीड TQFP पैकेज उपलब्ध है
आरएफक्यू भेजें
स्टॉक:
एमओक्यू:
1pcs
